- Varnost brez takta se nanaša na asinhrone zasnove procesorjev, kjer je odvisnost od globalne ure zmanjšana ali odpravljena.
- Sodobni procesorji združujejo predpomnilnike, MMU-je, vzporednost in več niti, kar otežuje tako zmogljivost kot varnost.
- Brezčasne zasnove lahko ublažijo napade zaradi časovnega usklajevanja, vendar zahtevajo nove oblike spremljanja in revizije. strojna oprema.
- Virtualizacija, virtualne procesorske enote (vCPU) in specializirani pospeševalniki širijo površino za napad, zaradi česar je bistvena integracija varnosti od ravni silicija.
Izražanje Varnost brez ure se sliši kot futurističen koncept.Vendar je v resnici tesno povezano s tem, kako so zasnovani in zaščiteni trenutni procesorji in sistemi. Da bi to pravilno razumeli, se moramo poglobiti v to, kako deluje CPU interno, kako je organizirano izvajanje ukazov in kakšno vlogo igra slavni taktni signal pri določanju tempa celotnega sistema.
V zadnjih desetletjih so procesorji tekmovali v povečevanju svoje hitrosti. taktna frekvenca, integrirajte več tranzistorjev in pomnožite njihovo vzporednostHkrati so se pojavili modeli, ki se poskušajo znebiti odvisnosti od globalne ure, bodisi na celotnem čipu bodisi v določenih delih. To področje, asinhronih ali breztaktnih modelov, odpira zelo zanimive priložnosti glede porabe energije in odvajanja toplote ... ter tudi specifične varnostne izzive, ki so pogosto združeni pod konceptom breztaktne varnosti.
Procesor kot središče sistema in njegov odnos do ure
Ko govorimo o varnosti, povezani z uro, si najprej zapomnimo, kaj točno je CPU. V bistvu ... Centralna procesna enota je možgani računalnika.: komponenta, ki interpretira in izvaja programska navodila, usklajuje pomnilnik, vhodno/izhodne podatke in specializirane koprocesorje, kot so grafični procesorji.
V sodobnem procesorju najdemo več različnih blokov. Po eni strani je to aritmetična logična enota (ALU)Aritmetična logična enota (ALU) je odgovorna za matematične in logične operacije s celimi števili. Potem so tu še registri, ki so majhni, ultrahitri pomnilniki, kjer so shranjeni podatki, s katerimi procesor trenutno dela. Poleg vsega pa je tu še krmilna enota, ki se cikel za ciklom odloča, kaj storiti, kaj prebrati iz pomnilnika in kaj zapisati.
Večina sodobnih procesorjev je sinhronih. To pomeni, da so vsi ti notranji bloki usklajeni z uporabo periodični taktni signalneke vrste elektronski metronom, ki določa tempo izvajanja. Vsak tik te ure premakne en korak naprej v tako imenovanem ciklu ukazov: ukaz se pridobi, dekodira, izvede, rezultati se shranijo in cikel se začne znova.
V tradicionalnem procesorju uro generira zunanji oscilator, ki pošilja milijone ali milijarde impulzov na sekundo. Frekvenca teh impulzov, merjena v hercih, megahercih ali gigahercih, nam pove, koliko "taktov" ima procesor na voljo vsako sekundo za premikanje podatkov in izvajanje operacij. Višja kot je taktna frekvenca, več je potencialnega dela na sekundo.pod pogojem, da ga preostala arhitektura dopolnjuje.
Torej zmogljivost ni odvisna le od ure, ampak tudi od tega, koliko navodil na cikel (IPC) Sposoben je dokončati procesor. Produkt s frekvenco v IPC nam daje predstavo o milijonih instrukcij na sekundo, ki jih lahko izvede, čeprav so teoretične številke običajno veliko bolj optimistične od dejanskih rezultatov pri resničnih programih.
Od fiksnega ožičenja do integriranih mikroprocesorjev
Da bi brezurne zasnove postavili v kontekst, je koristno pregledati, kako se je CPU razvijal. Zgodnji elektronski računalniki, kot je ENIAC, so bili žični stroji s fiksnim programomZa spremembo nalog je bilo treba sistem fizično preožičiti. Revolucionarna ideja je bil računalnik s shranjenim programom, v katerem so navodila shranjena v pomnilniku; procesor jih preprosto prebere in izvede.
Sčasoma je prevladala arhitektura shranjenega programa, povezana z Johnom von Neumannom. V njej je Navodila in podatki si delijo isti pomnilniški prostorZa razliko od harvardske arhitekture, ki fizično ločuje obe vrsti informacij, danes skoraj vsi procesorji splošnega namena sledijo von Neumannovi arhitekturi, čeprav v svetu vgrajenih sistemov še vedno obstaja veliko čistih ali hibridnih harvardskih procesorjev.
Prvi procesorji so bili zgrajeni z releji ali vakuumskimi cevmi. Bili so obsežni, počasni in so imeli zanesljivost zelo omejeno. Skok na polprevodniške tranzistorje v petdesetih in šestdesetih letih prejšnjega stoletja je omogočil radikalno povečajte hitrost in zmanjšajte porabo in velikostOd tam naprej je bil opravljen prehod z diskretnih vezij na integrirana vezja (IC), pri čemer se je na en sam čip namestilo vedno več tranzistorjev.
S pojavom integriranih vezij, najprej majhnega obsega (SSI), nato srednjega obsega (MSI), velikega obsega (LSI) in končno zelo velikega obsega (VLSI), je bil procesor stisnjen, dokler ni ustrezal vse na enem ali nekaj čipihTa integracija je dosegla vrhunec v mikroprocesorju, pri katerem je celotna procesna enota izdelana na enem samem silicijevem čipu.
El Intel 4004Intel 8080, izdan leta 1971, je bil eden prvih komercialnih mikroprocesorjev. Kmalu so sledile zmogljivejše zasnove, kot je Intel 8080, ki je postal temelj osebnih računalnikov. Od takrat naprej se je za te mikroprocesorje skoraj vedno uporabljal izraz CPU.
Ključne notranje komponente sodobnega procesorja
Sodobni procesorji namenjajo velik del svoje silicijeve površine pomožnim elementom, zasnovanim za da kar najbolje izkoristite vsak taktni cikelNa primer, skoraj vsak procesor ima več ravni predpomnilnika: majhne, a zelo hitre pomnilnike, ki se nahajajo v bližini jeder in shranjujejo kopije najpogosteje uporabljenih podatkov, tako da jim ni treba nenehno dostopati do RAM-a.
Poleg predpomnilnikov L1, L2 in pogosto L3 kompleksen procesor vključuje tudi enota za upravljanje pomnilnika (MMU) ki prevaja virtualne naslove (tiste, ki jih obravnava operacijski sistem) v fizične naslove v RAM-u, upravlja navidezni pomnilnik in zagotavlja izolacijo med procesi.
Na računski ravni imamo več specializiranih izvedbenih enot: ALU za cela števila, enota s plavajočo vejico (FPU) Za decimalne operacije se za hiter izračun pomnilniških lokacij uporabljajo enote za generiranje naslovov (AGU), v mnogih arhitekturah pa se za hkratno delovanje na več podatkovnih točkah uporabljajo vektorske enote ali SIMD.
Obstaja tudi krmilna enota, ki je lahko ožičena ali temelji na mikrokodi, torej notranji program, ki prevaja vsako navodilo višje ravni v zaporedju notranjih krmilnih signalov. V mnogih procesorjih je to mikrokodo mogoče posodobiti, kar omogoča popravek napak v zasnovi ali prilagoditev vedenja po dogodku.
Končno je tu še vrsta notranjih registrov: splošni registri, akumulatorji, programski števci, statusni registri z zastavicami, ki označujejo stvari, kot so, ali je rezultat operacije nič, negativen ali je povzročil prekoračitev itd. Vse to je usklajeno po klasični zanki. zajem, dekodiranje in izvajanje ukazov.
Kako zagnati program korak za korakom
Osnovno delovanje katerega koli procesorja se zreducira na pridobivanje ukazov iz pomnilnika in njihovo zaporedno obdelavo. To se dogaja v treh glavnih fazah. Prva je faza zajem (prinesi), pri katerem se ukaz, katerega naslavljanje poda programski števec, prebere iz pomnilnika.
Sledi faza dekodiranja. Novo zajeti ukaz gre skozi binarni dekoder, ki pregleda njegovo operacijsko kodo (opcode) in pretvori ta bitni vzorec v konkretne signale ki omogočajo ali onemogočajo dele procesorja. Tam se odloči, ali gre za seštevanje, skok, nalaganje iz pomnilnika itd. in kateri registri ali naslovi so vključeni.
Končno se operacija izvede. ALU ali ustrezna enota izvede izračun ali prenos podatkov, rezultat pa se običajno shrani v register ali pomnilnik. Če je treba spremeniti potek programa, na primer s pogojnim skokom, se števec programa posodobi z novim naslovom. Ta niz navodila, podatki in skoki To je tista, ki na koncu tvori zanke, funkcije, pogojne izraze in vso logiko naših programov.
V preprostih procesorjih se vse dogaja linearno in zaporedno. Toda v sodobnih procesorjih Mnoge od teh faz se prekrivajo z uporabo tehnik vzporednostiCilj je, da vsak taktni cikel opravi čim več dela in da strojna oprema ne miruje.
Vzporednost, kanaliziranje in izvajanje izven vrstnega reda
Da bi se izognili zapravljanju ure, so oblikovalci uvedli cevovodPodatkovna pot je razdeljena na več stopenj, podobno kot tekoči trak. Medtem ko se en ukaz dekodira, se naslednji že pridobiva iz pomnilnika, v ALU pa se lahko izvaja še en.
Težava je v tem, da včasih en ukaz potrebuje rezultat drugega, ki se še ni končal. To ustvarja podatkovne odvisnosti in sili v uvedbo mehurčkov ali čakanja v cevovodu. Za zmanjšanje teh zamud se uporabljajo tehnike, kot so posredovanje operandov, napovedovanje vej in kasneje izvedba izven vrstnega reda, pri katerem procesor interno prerazporedi navodila, dokler se spoštuje končni rezultat programa.
Naslednji korak je bila superskalarna zasnova: opremljanje procesorja z več izvedbenimi enotami istega tipa, da bi lahko izda več ukazov na taktni cikelpod pogojem, da med njimi ni konfliktov. Notranji dispečer analizira tok navodil, zazna, kaj se lahko izvaja vzporedno, in jih porazdeli med različne enote.
Vse to Tricks Vključeni so v tako imenovano vzporednost poučevanja (ILP)Praktične omejitve teh tehnik in vse večja težavnost nadaljnjega povečevanja taktnih hitrosti brez znatnega povečanja porabe energije in toplote so pomenile, da so proizvajalci na neki točki začeli vlagati tudi v ... paralelizem na ravni nalog: več niti in več jeder na čip (in mehanizmi, kot je parkiranje za jedra).
Tako se rodijo večjedrni procesorji in arhitekture s strojno večnitnostjo, kjer lahko vsako jedro vzdržuje stanje več niti izvajanja in hitro preklaplja med njimi, da bolje izkoristi notranje vire, medtem ko nekatere niti čakajo na podatke iz pomnilnika.
Vloga taktne frekvence in njene fizične omejitve
Če se vrnemo k uri, je pomembno omeniti, da je signal, ki sinhronizira procesor, navsezadnje električni signal, ki se širi skozi čipZ naraščanjem frekvenc in številom tranzistorjev postane vzdrževanje popolne poravnave signala zelo težavno. Pojavijo se težave s porazdelitvijo ure, faznimi premiki in integriteto signala.
Po drugi strani pa vsak prehod ure povzroči spremembo stanja številnih tranzistorjev, tudi če določeno območje procesorja v tistem trenutku ne počne ničesar koristnega. To se prevede v poraba energije in odvajanje toplote preprosto zato, da bi metronom deloval. Da bi to ublažili, so bile uvedene tehnike, kot je na primer uravnavanje ure, ki selektivno izklopi signal ure v neuporabljenih blokih in s tem zmanjša porabo energije.
Vendar pa po določenem pragu povečanje frekvence ni več smiselno: težave s porabo, temperaturo in porazdelitvijo takta se močno povečajo. To ozko grlo To je eden od razlogov, zakaj se je raziskala ideja o popolni ali delni odpravi globalne ure: tukaj pridejo v poštev asinhrone ali "brez ure" zasnove.
V asinhroni zasnovi namesto ene same ure, ki označuje čas za celoten čip, Podatki in krmilni signali sami sinhronizirajo operacijeBloki komunicirajo z uporabo protokolov za zahtevo in potrditev (rokovanje): ko so podatki pripravljeni, proizvajalec obvesti potrošnika, potrošnik pa se odzove, ne da bi čakal na fiksni rob ure.
Zgrajeni so bili popolnoma asinhroni procesorji Združljiv z znanimi nabori ukazov, kot sta družina AMULET, ki temelji na ARM-u, ali projekti, ki izhajajo iz MIPS-a. Obstajajo tudi hibridne zasnove, kjer le določene enote (na primer določena ALU) delujejo brez globalne ure, medtem ko preostali del procesorja ostane sinhroni.
Kaj mislimo z varnostjo brez ure?
Ko govorimo o varnosti brez časovnega usklajevanja, se mešata dve ideji: po eni strani asinhrona zasnova kot tehnika za zmanjšanje porabe in toplotePo drugi strani pa obstaja implikacija, da se pri analizi, spremljanju in zaščiti vedenja sistema pred napadi ali napakami ne upošteva ure.
V sinhronih sistemih se številna varnostna in nadzorna orodja zanašajo na obstoj stabilen in predvidljiv časovni ritemRelativno enostavno je prešteti cikle, izmeriti, koliko časa traja določena operacija, ali poskusiti odkriti anomalno vedenje z merjenjem variacij v časih, ki bi morali biti konstantni.
V asinhronem ali delno brezčasnem sistemu se te toge časovne reference razredčijo. Čas izvajanja operacije je lahko odvisen od dejanske razpoložljivosti podatkov, preobremenjenosti določenih notranjih poti ali manjših fizičnih sprememb. Z vidika napadalca lahko to povzroči težje izvesti napade stranskih kanalov, ki temeljijo na časuker globalna ura, ki služi kot skupna referenca, izgine.
Vendar pa ta ista dinamična narava zaplete stvari tudi za vsakogar, ki želi opazovati in revidirati sistem znotraj sistema. Številne sonde in strojni števci so zasnovani tako, da delujejo na podlagi taktnih ciklov; brez jasne globalne ure, merjenje uspešnosti in odkrivanje sumljivih dejavnosti Potem so potrebne druge metrike in mehanizmi.
Poleg tega asinhrona zasnova, ker je osvobojena ure, omogoča, da se podatkovne poti aktivirajo ob nekoliko različnih časih med vsakim izvajanjem, kar lahko naključno izbere začasna puščanja Lahko pa bi odprlo tudi druga vrata, na primer v obliki drugačnih in bolj kompleksnih vzorcev porabe energije, ki bi jih lahko izkoristili napadi z analizo porabe energije.
Predstavitev podatkov, velikost besed in varnost
Drug pomemben dejavnik, povezan z arhitekturo procesorja, je način, kako predstavlja in obravnava podatke. Skoraj vsi sodobni procesorji uporabljajo binarna predstavitev, z vrednostmi napetosti, ki ustrezajo 0 in 1. Velikost besede (8, 16, 32, 64 bitov…) določa obseg celih števil, ki jih je mogoče neposredno obdelati, in količino naslovljivega pomnilnika.
Z varnostnega vidika velikost besede vpliva na naslovni prostor in verjetnost trki, prelivanja in napake kazalcev32-bitni sistem z 2^32 možnimi naslovi ima v primerjavi s 64-bitnim sistemom zelo jasne omejitve. Poleg tega se številni sodobni zaščitni mehanizmi, kot so nekatere razširitve zaščitenega pomnilnika, zanašajo na velik naslovni prostor.
Uporaba MMU in prevajanja naslovov uvaja tudi dodatno plast med programom in fizičnim pomnilnikom, kar je ključnega pomena za izolirati proceseImplementirajte virtualni pomnilnik in zaščitite jedro. V asinhronih kontekstih mora biti koordinacija med temi prevodi in ročnimi signali med bloki brez ure zelo dobro zasnovana, da se prepreči ustvarjanje varnostnih lukenj ali tekmovalnih pogojev.
Vektorske razširitve (SIMD) in enote s plavajočo vejico pa omogočajo vzporedno delo z velikimi količinami podatkov. To je dvorezen meč: po eni strani, Pospešuje kriptografske algoritme in analitične naloge.Po drugi strani pa, če se zlorabi, zagotavlja veliko računalniško zmogljivost za razbijanje šibkih šifer ali izvajanje napadov z grobo silo.
V scenariju brez ure ali delno asinhronega delovanja mora način programiranja in zaščite teh vzporednih računalniških enot upoštevati, da Vzorci izvajanja in porabe ne sledijo več fiksnemu ritmu, ki ga narekuje ura.vendar se bo odzval na dejansko dinamiko podatkov, kar vpliva tudi na oblikovanje protiukrepov proti stranskim kanalom.
Masivni paralelizem, večnitnost in vektorji: vpliv na varnost brez časovnega bremena
Sodobni procesorji si prizadevajo za povečanje zmogljivosti ne le z zvišanjem taktne hitrosti, temveč tudi z vzporednim izvajanjem več dela. To vključuje več jeder, strojno večnitnost in vektorske enote, ki lahko obdelajo več podatkovnih točk na ukazK vsemu temu se doda še porast specifičnih pospeševalnikov, kot so grafični procesorji (GPU), digitalni procesorji signal-stopenjskih procesov (DSP) ali procesorji tehnologij TPU.
Z varnostnega vidika je vsak nov izvedbeni blok in vsaka nova raven vzporednosti dodatna površina, ki jo je treba zaščititi. Koordinacija je potrebna. konsistentnost predpomnilnika, upravljanje skupnega pomnilnika, mehanizme medsebojne izključitve in preprečevanje tekmovalnih pogojev ter uhajanja informacij med nitmi ali sočasnimi procesi.
V okoljih brez ure ali hibridnih okoljih se ta koordinacija bolj opira na komunikacijske protokole med bloki kot na globalne cikle ure. Jedro lahko na primer uporablja signali zahteve in prepoznavanja za dostop do pomnilnika ali skupnega vira, efektivna zakasnitev pa bo odvisna od dejanskega prometa v tistem času, ne od fiksnega števila ciklov.
Takšno vedenje, gledano od zunaj, otežuje nekatere napade, ki se zanašajo na zelo natančne meritve časa na podlagi števila ciklov ure. Hkrati pa morajo varnostni načrtovalci iti dlje od štetja ciklov in se zanašati na ... števci dogodkov, merjenje prometa, poraba energije in druge znake za odkrivanje sumljivega vedenja.
Zato mnogi proizvajalci integrirajo števce zmogljivosti strojne opreme, ki omogočajo spremljanje stvari v realnem času, kot so zgrešeni predpomnilnik, napovedi neuspešnih vej, specifični dostopi do pomnilnika itd. Če se uporabljajo pravilno, so ti števci močno orodje za optimizacijo zmogljivosti in ... poiščite anomalne vzorce značilnost zlonamerna programska oprema ali napredne izkoriščanja, tudi v delno asinhronih arhitekturah.
Virtualizacija, vCPU in izolacija v sodobnih okoljih
Druga ključna sestavina današnje krajine je virtualizacija. V oblaku nenehno delamo z Virtualni procesorji (vCPU), ki so logični fragmenti procesne zmogljivosti, dodeljene navidezni stroji ali vsebnike na skupni fizični strojni opremi.
Vsak virtualni procesor (vCPU) je v bistvu niz niti ali časov izvajanja, ki jih hipervizor načrtuje na fizičnih jedrih. Da bi to dobro delovalo, fizični procesor ponuja posebni privilegirani načini ki hipervizorjem omogočajo ustvarjanje in izolacijo navidezni stroji, prestrezajo določena občutljiva navodila in upravljajo spomin vsakega gosta, ne da bi se lahko medsebojno vmešavali ali vohunili.
V tem kontekstu varnost brez takta pomeni, da dodelitev procesorskega časa med virtualnimi stroji ni odvisna le od enotnega takta, temveč tudi od bolj dinamični mehanizmi načrtovanja podpira strojna oprema. Hipervizor še vedno vidi cikle ure, vendar lahko notranji asinhroni bloki spremenijo način, kako se ti cikli pretvorijo v učinkovito delo na vsakem jedru.
Z varnostnega vidika to zahteva zasnovo orodij za spremljanje, ki ne štejejo le tiktakov, temveč lahko tudi interpretirajo števce učinkovitosti delovanja, statistiko uporabe in dogodke nizke ravni. zaznavanje zlorabe virov, pobegov navideznih strojev ali nepravilnih vzorcev ki kažejo na vdor.
Poleg tega morajo varnostni upravitelji v računalniško intenzivnih okoljih, kjer so vektorske enote, grafični procesorji in drugi pospeševalniki v celoti izkoriščeni, upoštevati, da lahko ti bloki, ne glede na to, ali so sinhroni ali asinhroni, postanejo orodja za pospešiti kripto napade, rudarjenje kriptovalut za hrbtom uporabnika ali izvajati analizo velikih količin ukradenih podatkov.
Zmogljivost, poraba energije in overklokiranje v primerjavi z zasnovo brez takta
Končno moramo upoštevati razmerje med zmogljivostjo in porabo energije. Povečanje taktne frekvence z overklokiranjem (na primer z izvedbo Preskus stabilnosti z OCCT) omogoča CPU opravi več operacij na sekundoVendar to znatno poveča porabo energije in temperaturo. Pravzaprav mnogi trenutni procesorji že dinamično prilagajajo svojo frekvenco in napetost glede na delovno obremenitev in notranjo temperaturo.
Asinhrone zasnove ponujajo alternativo: namesto uporabe zelo hitre ure in poskusa ohranjanja faze, Vsakemu bloku pustijo, da deluje s tempom, ki ga narekujejo podatki.V obdobjih nizke obremenitve neaktivni deli komajda spreminjajo stanje, kar zmanjšuje porabo brez potrebe po zapletenih mehanizmih za upravljanje porabe energije, ki temeljijo na uri.
Z varnostnega vidika manjša poraba in manj toplote nista le okoljski problem ali stvar računov za elektriko. Pomeni tudi manjša obremenitev komponent, manjša verjetnost okvar, ki jih povzroči elektromigracija ali uhajanje toka, in potencialno manjša izpostavljenost napadom, ki poskušajo izkoristiti obnašanje sistema v ekstremnih temperaturnih ali napetostnih pogojih.
Vendar pa načrtovanje popolnoma asinhronega in varnega sistema ni trivialno. Zahteva zelo strogo preverjanje komunikacijskih protokolov med bloki, pogojev tekme in vmesnih stanj, da se preprečijo napake. nedeterministično vedenje, ki ga lahko napadalec izkoristiZaradi kompleksnosti zasnove, pomanjkanja zrelih orodij in potrebe po združljivosti z obstoječo programsko opremo večina komercialnih procesorjev zaenkrat ostaja sinhronih z majhnimi asinhronimi otoki.
Kombinacija vseh teh dejavnikov – notranje arhitekture, upravljanja ure, vzporednosti, virtualizacije in porabe energije – postavlja varnost v okoljih brez globalne ure v občutljivo ravnovesje. Asinhrone zasnove blažijo nekatere napade, ki temeljijo na časovni usklajenosti, in omogočajo visoko izpopolnjene strategije varčevanja z energijo, vendar predstavljajo tudi nove izzive za spremljanje, revidiranje in preverjanje delovanja strojne opreme, zato je ključ v integraciji. robustni mehanizmi opazovanja in izolacije od samega silicija do programske opreme najvišje ravni.
Strasten pisec o svetu bajtov in tehnologije nasploh. Rad delim svoje znanje s pisanjem in to je tisto, kar bom počel v tem blogu, saj vam bom pokazal vse najbolj zanimive stvari o pripomočkih, programski opremi, strojni opremi, tehnoloških trendih in še več. Moj cilj je, da vam pomagam krmariti po digitalnem svetu na preprost in zabaven način.