클럭리스 보안이란 무엇이며 CPU 설계에 어떤 영향을 미칩니까?

표현 시계가 없는 보안 시스템은 미래지향적인 개념처럼 들립니다.하지만 이는 실제로 현재의 프로세서와 시스템이 설계되고 보호되는 방식과 밀접하게 관련되어 있습니다. 이를 제대로 이해하려면 CPU의 내부 작동 방식, 명령어 실행 구성 방식, 그리고 유명한 클록 신호가 시스템 전체의 속도를 설정하는 데 어떤 역할을 하는지 자세히 살펴봐야 합니다.

최근 수십 년 동안 프로세서들은 속도 향상을 위한 경쟁을 벌여왔습니다. 클럭 주파수를 높이고, 더 많은 트랜지스터를 통합하고 병렬 처리를 늘리세요.동시에, 칩 전체 또는 특정 부분에서 글로벌 클록에 대한 의존성을 벗어나려는 설계들이 등장했습니다. 비동기식 또는 클록리스 설계라고 불리는 이 분야는 전력 소비 및 발열 측면에서 매우 흥미로운 가능성을 열어주며, 또한 클록리스 보안이라는 개념으로 묶이는 특정한 보안 문제들을 제기합니다.

시스템의 중심인 CPU와 클럭과의 관계

시계 관련 보안에 대해 이야기할 때, 가장 먼저 기억해야 할 것은 CPU가 정확히 무엇인지입니다. 기본적으로 CPU는 중앙 처리 장치는 컴퓨터의 두뇌입니다.프로그램 명령어를 해석하고 실행하며, 메모리, 입출력 및 GPU와 같은 특수 보조 프로세서를 조정하는 구성 요소입니다.

최신 CPU 내부에는 여러 개의 서로 다른 블록이 있습니다. 한편으로는 다음과 같은 것들이 있습니다. 산술 논리 장치(ALU)산술 논리 장치(ALU)는 정수에 대한 수학 및 논리 연산을 담당합니다. 그다음으로는 레지스터가 있는데, 이는 프로세서가 현재 처리 중인 데이터가 저장되는 작고 매우 빠른 메모리입니다. 그리고 이 모든 것의 최상단에는 제어 장치가 있어 매 사이클마다 무엇을 할지, 메모리에서 무엇을 읽을지, 무엇을 쓸지를 결정합니다.

대부분의 최신 프로세서는 동기식 설계입니다. 즉, 모든 내부 블록이 동기 신호를 사용하여 서로 연동됩니다. 주기적인 클록 신호실행 속도를 조절하는 일종의 전자 메트로놈입니다. 이 시계의 각 틱은 소위 명령어 사이클의 한 단계를 진행시킵니다. 명령어가 가져와지고, 디코딩되고, 실행되고, 결과가 저장되고, 사이클이 다시 시작됩니다.

기존 프로세서에서 클럭은 초당 수백만 또는 수십억 개의 펄스를 보내는 외부 발진기에 의해 생성됩니다. 헤르츠(Hz), 메가헤르츠(MHz) 또는 기가헤르츠(GHz) 단위로 측정되는 이 펄스의 주파수는 CPU가 데이터를 이동하고 연산을 수행하는 데 사용할 수 있는 초당 "틱" 수를 나타냅니다. 클럭 주파수가 높을수록 초당 처리할 수 있는 작업량이 많아집니다.나머지 건축물이 이를 보완하는 경우에 한합니다.

따라서 성능은 시간뿐만 아니라 얼마나 많은 요소가 영향을 미치는지에도 달려 있습니다. 사이클당 명령어 수(IPC) 이는 프로세서의 성능을 완성할 수 있는 능력입니다. 주파수 대 IPC 곱은 초당 수백만 개의 명령어를 실행할 수 있다는 것을 알려주지만, 이론적인 수치는 실제 프로그램에서 관찰되는 것보다 훨씬 더 낙관적인 경우가 많습니다.

고정 배선에서 통합 마이크로프로세서까지

클럭이 없는 설계 방식을 이해하려면 CPU의 발전 과정을 살펴보는 것이 도움이 됩니다. ENIAC과 같은 초기 전자 컴퓨터는 유선 고정 프로그램 기계작업을 변경하려면 시스템의 물리적 배선을 다시 해야 했습니다. 혁신적인 아이디어는 저장 프로그램 방식의 컴퓨터였는데, 이 컴퓨터에서는 명령어가 메모리에 저장되고 프로세서는 단순히 이를 읽고 실행하기만 합니다.

존 폰 노이만이 제시한 저장 프로그램 아키텍처가 결국 널리 사용되게 되었습니다. 그 아키텍처에서, 명령어와 데이터는 동일한 메모리 공간을 공유합니다.두 가지 유형의 정보를 물리적으로 분리하는 하버드 아키텍처와는 달리, 오늘날 거의 모든 범용 CPU는 폰 노이만 아키텍처를 따르고 있지만, 임베디드 분야에서는 여전히 많은 순수 또는 하이브리드 하버드 프로세서가 존재합니다.

초기 프로세서는 릴레이나 진공관을 이용해 제작되었습니다. 부피가 크고 속도가 느렸으며, 다음과 같은 단점이 있었습니다. 신뢰성 매우 제한적이었습니다. 50년대와 60년대에 고체 트랜지스터로의 도약은 이를 가능하게 했습니다. 속도를 획기적으로 높이고 소비 전력과 크기를 줄입니다.그 후 개별 회로에서 집적 회로(IC)로의 전환이 이루어졌고, 하나의 칩에 점점 더 많은 트랜지스터가 집적되었습니다.

집적 회로의 등장으로, 처음에는 소형 집적 회로(SSI), 그 다음에는 중형 집적 회로(MSI), 대형 집적 회로(LSI), 그리고 최종적으로는 초대형 집적 회로(VLSI)가 개발되면서 CPU는 점차 소형화되어 최종적으로는 소형화된 형태를 갖추게 되었습니다. 한 개 또는 몇 개의 칩에 모두 담았습니다.이러한 통합은 전체 처리 장치가 단일 실리콘 칩에 제조되는 마이크로프로세서의 탄생으로 정점에 달했습니다.

El 인텔 40041971년에 출시된 인텔 8080은 최초의 상용 마이크로프로세서 중 하나였습니다. 이후 인텔 8080과 같은 더욱 강력한 설계가 곧이어 등장했고, 이는 개인용 컴퓨터의 기반이 되었습니다. 그 시점부터 CPU라는 용어는 이러한 마이크로프로세서를 지칭하는 데 거의 항상 사용되었습니다.

최신 CPU의 주요 내부 구성 요소

최신 CPU는 실리콘 표면의 상당 부분을 보조 소자에 할애하는데, 이 보조 소자들은 다음과 같은 용도로 설계되었습니다. 모든 클럭 사이클을 최대한 활용하기 위해예를 들어, 거의 모든 프로세서에는 여러 단계의 캐시가 포함되어 있습니다. 캐시는 코어 근처에 위치한 작지만 매우 빠른 메모리로, 가장 많이 사용되는 데이터의 복사본을 저장하여 프로세서가 RAM에 지속적으로 접근할 필요가 없도록 합니다.

L1, L2, 그리고 종종 L3 캐시 외에도 복잡한 CPU에는 다음과 같은 것들이 포함됩니다. 메모리 관리 장치(MMU) 이는 운영체제가 처리하는 가상 주소를 RAM의 물리적 주소로 변환하고 관리합니다. 가상 메모리 또한 프로세스 간의 격리를 제공합니다.

연산 영역에는 정수 연산을 위한 ALU를 비롯한 여러 특수 실행 장치가 있습니다. 부동소수점 장치(FPU) 십진수 연산의 경우, 주소 생성 장치(AGU)를 사용하여 메모리 위치를 빠르게 계산하며, 많은 아키텍처에서 벡터 장치 또는 SIMD를 사용하여 여러 데이터 포인트를 동시에 처리합니다.

또한 하드웨어 로직 또는 마이크로코드 기반 제어 장치가 있습니다. 즉, 각 상위 수준 명령어를 번역하는 내부 프로그램 일련의 내부 제어 신호로 구성됩니다. 많은 프로세서에서 이 마이크로코드는 업데이트가 가능하여 설계 오류를 수정하거나 사후에 동작을 조정할 수 있습니다.

마지막으로, 범용 레지스터, 누산기, 프로그램 카운터, 연산 결과가 0인지, 음수인지, 오버플로가 발생했는지 등을 나타내는 플래그가 있는 상태 레지스터 등 다양한 내부 레지스터가 있습니다. 이 모든 것은 고전적인 반복문 구조에 따라 작동됩니다. 명령어의 캡처, 디코딩 및 실행.

프로그램을 단계별로 실행하는 방법

모든 CPU의 기본 작동 방식은 메모리에서 명령어를 가져와 순차적으로 처리하는 것입니다. 이 과정은 크게 세 단계로 이루어집니다. 첫 번째 단계는 메모리에서 명령어를 가져와 처리하는 단계입니다. 캡처(가져오기)이 방식에서는 프로그램 카운터가 지정한 주소의 명령어가 메모리에서 읽힙니다.

다음은 디코딩 단계입니다. 새로 캡처된 명령어는 이진 디코더를 통과하면서 연산 코드(opcode)를 검사하고, 해당 비트 패턴을 구체적인 신호로 변환합니다. 프로세서의 특정 부분을 활성화하거나 비활성화하는 부분입니다. 여기서 덧셈, 점프, 메모리 로드 등의 연산인지, 그리고 어떤 레지스터나 주소가 관련되는지가 결정됩니다.

마지막으로 연산이 실행됩니다. ALU 또는 이에 상응하는 장치가 계산이나 데이터 이동을 수행하고, 결과는 일반적으로 레지스터나 메모리에 저장됩니다. 프로그램 흐름을 변경해야 하는 경우(예: 조건부 점프), 프로그램 카운터가 새로운 주소로 업데이트됩니다. 명령어, 데이터 및 점프 결국 루프, 함수, 조건문, 그리고 프로그램의 모든 논리를 구성하는 것이 바로 이것입니다.

단순한 프로세서에서는 모든 것이 선형적이고 순차적으로 발생합니다. 하지만 최신 CPU에서는 그렇지 않습니다. 이러한 단계 중 상당수는 병렬 처리 기법을 사용하여 중첩됩니다.목표는 각 클럭 사이클이 가능한 한 많은 작업을 수행하고 하드웨어가 유휴 상태가 되지 않도록 하는 것입니다.

병렬 처리, 채널링 및 순서에 상관없이 실행

시계를 낭비하지 않기 위해 디자이너들은 다음과 같은 아이디어를 도입했습니다. 파이프라인데이터 경로는 조립 라인과 유사하게 여러 단계로 나뉩니다. 하나의 명령어가 디코딩되는 동안 다음 명령어가 메모리에서 이미 가져와지고 있으며, 또 다른 명령어는 ALU에서 실행될 수 있습니다.

문제는 때때로 한 명령어가 아직 완료되지 않은 다른 명령어의 결과를 필요로 한다는 점입니다. 이로 인해 데이터 종속성이 발생하고 파이프라인에 버블이나 대기 시간이 생깁니다. 이러한 지연을 최소화하기 위해 피연산자 전달, 분기 예측, 그리고 이후에 개발된 기술들이 사용됩니다. 비순차적 실행이 방식에서는 프로세서가 프로그램의 최종 결과가 유지되는 한도 내에서 명령어 순서를 내부적으로 재배열합니다.

다음 단계는 슈퍼스칼라 설계였습니다. 즉, 프로세서에 동일한 유형의 실행 장치를 여러 개 장착하여 다음과 같은 기능을 수행할 수 있도록 하는 것이었습니다. 클럭 사이클당 여러 명령어를 실행합니다.단, 명령어들 사이에 충돌이 없어야 합니다. 내부 디스패처는 명령어 흐름을 분석하여 병렬로 실행 가능한 명령어를 감지하고, 이를 여러 장치에 분배합니다.

이 모든 트릭 그것들은 소위 ~에 포함됩니다 교수적 병렬성(ILP)이러한 기술의 실질적인 한계와 전력 소비 및 발열을 크게 증가시키지 않고 클럭 속도를 더욱 높이는 것이 점점 더 어려워짐에 따라, 어느 시점부터 제조업체들은 다른 분야에 투자하기 시작했습니다... 작업 수준 병렬 처리칩당 여러 스레드와 여러 코어(및 다음과 같은 메커니즘) 코어용 주차).

이것이 그들이 태어나는 방식입니다. 멀티 코어 프로세서 또한 하드웨어 멀티스레딩을 지원하는 아키텍처에서는 각 코어가 여러 실행 스레드의 상태를 유지하고 스레드 간에 빠르게 전환하여 내부 리소스를 더 효율적으로 활용할 수 있으며, 일부 스레드는 메모리에서 데이터를 기다릴 수 있습니다.

클럭 주파수의 역할과 물리적 한계

다시 시계 이야기로 돌아가서, 프로세서를 동기화하는 신호는 궁극적으로 다음과 같다는 점을 주목하는 것이 중요합니다. 칩을 통해 전달되는 전기 신호주파수가 증가하고 트랜지스터 수가 늘어남에 따라 신호의 완벽한 정렬을 유지하는 것이 매우 어려워집니다. 이로 인해 클록 분배, 위상 편차 및 신호 무결성 문제가 발생합니다.

반면에, 각 클록 전환은 프로세서의 특정 영역이 그 순간에 아무런 유용한 작업을 수행하지 않더라도 수많은 트랜지스터의 상태를 변화시킵니다. 이는 다음과 같은 의미로 해석됩니다. 에너지 소비 및 열 방출 단순히 메트로놈을 계속 작동시키기 위해서입니다. 이러한 문제를 완화하기 위해 클록 게이팅과 같은 기술이 도입되었는데, 이는 사용하지 않는 블록에서 클록 신호를 선택적으로 끄는 방식으로 에너지 소비를 줄입니다.

하지만 특정 임계값을 넘어서면 주파수를 높이는 것은 더 이상 합리적이지 않습니다. 전력 소비, 온도 및 클럭 분배와 관련된 문제가 급증하기 때문입니다. 그 병목 현상 이것이 바로 글로벌 클록을 완전히 또는 부분적으로 없애는 아이디어가 연구되어 온 이유 중 하나이며, 비동기식 또는 "클록리스" 설계가 등장하는 지점입니다.

비동기 설계에서는 단일 클록으로 표시하는 대신, 시간 칩 전체에 대해, 작동을 동기화하는 것은 바로 데이터와 제어 신호 자체입니다.블록들은 요청 및 승인 프로토콜(핸드셰이킹)을 사용하여 통신합니다. 데이터가 준비되면 생산자는 소비자에게 알리고, 소비자는 고정된 클록 에지를 기다리지 않고 반응합니다.

그것들은 지어졌습니다 완전 비동기 프로세서 ARM 기반 AMULET 제품군이나 MIPS 기반 프로젝트와 같은 알려진 명령어 세트와 호환됩니다. 또한 특정 장치(예: 특정 ALU)만 전체 클럭 없이 작동하고 나머지 프로세서는 동기식으로 작동하는 하이브리드 설계도 있습니다.

시계 없는 보안이란 무엇을 의미할까요?

클럭리스 보안에 대해 이야기할 때 두 가지 개념이 혼합되어 나타납니다. 한편으로는 비동기 설계가 있습니다. 소비와 열을 줄이는 기술반면에, 시스템의 동작을 분석, 모니터링 및 공격이나 오류로부터 보호할 때 시계를 사용하지 않는다는 의미도 내포하고 있습니다.

동기 시스템에서 많은 보안 및 모니터링 도구는 특정 요소의 존재에 의존합니다. 안정적이고 예측 가능한 시간적 리듬사이클 수를 세거나, 특정 작업에 걸리는 시간을 측정하거나, 일정해야 하는 시간의 변동을 측정하여 이상 행동을 감지하는 것은 비교적 쉽습니다.

비동기 시스템이나 부분적으로 클럭이 없는 시스템에서는 이러한 엄격한 시간 기준이 모호해집니다. 작업 실행 시간은 데이터의 실제 가용성, 특정 내부 경로의 혼잡 또는 사소한 물리적 변동에 따라 달라질 수 있습니다. 공격자의 관점에서 이는 다음과 같은 이점을 제공합니다. 타이밍 기반 사이드 채널 공격을 실행하기가 더 어려워집니다.공통 기준이 되는 세계 시계가 사라지기 때문입니다.

하지만 이러한 역동적인 특성 때문에 시스템 내부를 관찰하고 감사하려는 사람들에게는 어려움이 따릅니다. 많은 프로브와 하드웨어 카운터는 클록 사이클을 기반으로 작동하도록 설계되었는데, 명확한 전역 클록이 없으면 문제가 발생합니다. 성능을 측정하고 의심스러운 활동을 감지합니다. 그러므로 다른 측정 기준과 메커니즘이 필요합니다.

또한, 비동기 설계는 클럭에 구애받지 않으므로 각 실행에서 데이터 경로가 약간씩 다른 시점에 활성화될 수 있으며, 이는 잠재적으로 일시적인 누출을 무작위로 발생시킵니다. 하지만 이는 다른 가능성을 열어줄 수도 있는데, 예를 들어 전력 분석 공격에 악용될 수 있는 더욱 다양하고 복잡한 에너지 소비 패턴이 나타날 수 있다는 것입니다.

데이터 표현 방식, 단어 크기 및 보안

CPU 아키텍처와 관련된 또 다른 중요한 요소는 데이터를 표현하고 처리하는 방식입니다. 거의 모든 최신 프로세서는 다음과 같은 방식을 사용합니다. 이진 표현전압 값은 0과 1에 해당합니다. 워드 크기(8, 16, 32, 64비트 등)는 직접 처리할 수 있는 정수의 범위와 주소 지정 가능한 메모리 용량을 결정합니다.

보안 관점에서 볼 때, 워드 크기는 주소 공간과 공격 확률에 영향을 미칩니다. 충돌, 오버플로 및 포인터 오류2^32개의 주소 공간을 갖는 32비트 시스템은 64비트 시스템에 비해 명확한 한계를 가지고 있습니다. 더욱이, 특정 보호 메모리 확장과 같은 많은 최신 보호 메커니즘은 큰 주소 공간을 필요로 합니다.

MMU와 주소 변환을 사용하면 프로그램과 물리적 메모리 사이에 추가적인 계층이 생기는데, 이는 매우 중요한 요소입니다. 분리 프로세스가상 메모리를 구현하고 커널을 보호해야 합니다. 비동기 환경에서는 이러한 변환과 클럭이 없는 블록 간의 핸드 시그널 간의 조정이 보안 취약점이나 경쟁 조건을 유발하지 않도록 매우 잘 설계되어야 합니다.

또한, SIMD(벡터 확장) 및 부동 소수점 장치는 대용량 데이터를 병렬로 처리할 수 있도록 해줍니다. 하지만 이는 양날의 검과 같습니다. 한편으로는, 암호화 알고리즘과 분석 작업 속도를 향상시킵니다.반면, 악의적으로 악용될 경우, 취약한 암호를 해독하거나 무차별 대입 공격을 감행하는 데 필요한 막대한 컴퓨팅 능력을 제공할 수 있습니다.

클럭이 없거나 부분적으로 비동기적인 시나리오에서 이러한 병렬 컴퓨팅 장치의 프로그래밍 및 보호 방식은 다음 사항을 고려해야 합니다. 소비 및 지출 패턴은 더 이상 시계에 맞춰 정해진 리듬을 따르지 않습니다.하지만 데이터의 실제 역동성에 반응할 것이며, 이는 사이드 채널에 대한 대응책 설계에도 영향을 미칩니다.

대규모 병렬 처리, 멀티스레딩 및 벡터: 클럭리스 보안에 미치는 영향

최신 프로세서는 클럭 속도를 높이는 것뿐만 아니라 더 많은 작업을 병렬로 처리함으로써 성능을 향상시키는 것을 목표로 합니다. 이를 위해 멀티 코어, 하드웨어 멀티스레딩 등이 사용됩니다. 명령어당 여러 데이터 포인트를 처리할 수 있는 벡터 단위이 모든 것에 더해 GPU, DSP, TPU와 같은 특정 가속기의 등장도 한몫했습니다.

보안 관점에서 볼 때, 새로운 실행 블록과 새로운 병렬 처리 수준은 모두 보호해야 할 추가적인 영역을 의미합니다. 따라서 조정이 필수적입니다. 캐시 일관성, 공유 메모리 관리상호 배제 메커니즘을 통해 스레드 또는 동시 프로세스 간의 경쟁 조건 및 정보 유출을 방지합니다.

클럭이 없거나 하이브리드 환경에서 이러한 조정은 전역 클럭 사이클보다는 블록 간의 통신 프로토콜에 더 많이 의존합니다. 예를 들어, 커널은 다음과 같은 프로토콜을 사용할 수 있습니다. 요청 및 인식 신호 메모리 또는 공유 리소스에 접근할 때 발생하는 실제 지연 시간은 고정된 사이클 수에 따라 달라지는 것이 아니라 당시의 실제 트래픽에 따라 달라집니다.

외부에서 볼 때 이러한 동작은 클록 사이클 수를 기반으로 하는 매우 정밀한 시간 측정에 의존하는 특정 공격을 어렵게 만듭니다. 하지만 동시에 보안 설계자는 사이클 계산을 넘어 다른 요소에도 의존해야 합니다... 이벤트 카운터, 트래픽 측정, 에너지 소비 그리고 의심스러운 행동을 감지하는 다른 징후들.

그래서 많은 제조업체들이 하드웨어 성능 카운터를 통합하여 캐시 미스, 분기 예측 실패, 특정 메모리 접근 등을 실시간으로 모니터링할 수 있도록 합니다. 이러한 카운터를 올바르게 사용하면 성능 최적화와... 이상 패턴을 찾다 특징 악성 코드 또는 부분적으로 비동기적인 아키텍처에서도 고급 취약점을 악용할 수 있습니다.

최신 환경에서의 가상화, vCPU 및 격리

오늘날의 환경에서 또 다른 핵심 요소는 가상화입니다. 클라우드 환경에서 우리는 끊임없이 가상화 기술을 활용합니다. 가상 CPU(vCPU)이는 할당된 처리 용량의 논리적 조각입니다. 가상 머신 또는 공유 물리적 하드웨어 위에 컨테이너를 실행할 수도 있습니다.

각 vCPU는 기본적으로 하이퍼바이저가 물리적 코어에 스케줄링하는 스레드 또는 실행 시간 집합입니다. 이것이 제대로 작동하려면 물리적 CPU는 다음과 같은 기능을 제공해야 합니다. 특별 특권 모드 하이퍼바이저가 생성 및 격리할 수 있도록 하는 기능 가상 머신특정 민감한 지시 사항을 가로채고 각 사용자의 메모리를 관리할 수 있지만, 사용자들은 서로를 방해하거나 감시할 수 없습니다.

이러한 맥락에서, 클럭리스 보안이란 가상 머신 간의 CPU 시간 할당이 균일한 클럭뿐만 아니라 다른 요소에도 의존한다는 것을 의미합니다. 보다 역동적인 계획 메커니즘 하드웨어에서 지원됩니다. 하이퍼바이저는 여전히 클록 사이클을 인식하지만, 이러한 사이클이 각 코어에서 실제 작업으로 변환되는 방식은 내부 비동기 블록을 통해 변경될 수 있습니다.

보안 관점에서 볼 때, 이는 단순히 틱 수를 세는 것뿐만 아니라 성능 카운터, 사용 통계 및 하위 수준 이벤트를 해석할 수 있는 모니터링 도구 설계를 필요로 합니다. 리소스 남용, 가상 머신 탈출 또는 불규칙 패턴을 감지합니다. 침입을 암시하는 것들.

또한 벡터 유닛, GPU 및 기타 가속기가 최대한 활용되는 연산 집약적인 환경에서 보안 관리자는 이러한 블록이 동기식이든 비동기식이든 관계없이 다음과 같은 도구로 악용될 수 있다는 점을 고려해야 합니다. 암호화 공격을 가속화하다 사용자 몰래 암호화폐를 채굴하는 행위 또는 대량의 도난 데이터를 분석합니다.

클럭이 없는 설계와 비교했을 때 성능, 전력 소비 및 오버클럭킹 결과

마지막으로 성능과 전력 소비량 간의 관계를 고려해야 합니다. 오버클럭킹을 통해 클럭 주파수를 높이면(예: ...을 수행하여) 성능과 전력 소비량 간의 관계가 향상됩니다. OCCT를 이용한 안정성 테스트) CPU를 허용합니다 초당 더 많은 연산을 수행합니다하지만 이는 전력 소비와 온도를 크게 증가시킵니다. 실제로 현재 많은 프로세서는 이미 작업 부하와 내부 온도에 따라 주파수와 전압을 동적으로 조절합니다.

비동기 설계는 대안을 제시합니다. 매우 빠른 클럭을 사용하고 모든 것을 위상에 맞추려고 하는 대신, 그들은 각 블록이 데이터에 따라 결정되는 속도로 작동하도록 했습니다.부하가 낮은 기간 동안에는 비활성 부품의 상태 변화가 거의 없으므로 복잡한 클록 기반 전력 관리 메커니즘 없이도 소비 전력을 줄일 수 있습니다.

안전 측면에서 볼 때, 에너지 소비 감소와 열 발생량 감소는 단순히 환경 문제나 전기 요금 문제만이 아닙니다. 이는 또한 다음과 같은 의미를 갖습니다. 부품에 가해지는 스트레스 감소또한, 전기이동이나 전류 누출로 인한 고장 가능성이 낮아지고, 극한 온도 또는 전압 조건에서 시스템의 동작을 악용하려는 공격에 노출될 가능성도 줄어듭니다.

하지만 완전한 비동기식 보안 시스템을 설계하는 것은 결코 간단한 일이 아닙니다. 오류를 방지하기 위해 블록 간 통신 프로토콜, 경쟁 조건 및 중간 상태에 대한 매우 엄격한 검증이 필요합니다. 공격자가 악용할 수 있는 비결정적 행동설계의 복잡성, 완성도 높은 도구의 부족, 그리고 기존 소프트웨어와의 하위 호환성 유지 필요성 때문에 현재로서는 대부분의 상용 프로세서가 소수의 비동기 처리 영역을 제외하고는 대부분 동기식으로 작동하고 있습니다.

내부 아키텍처, 클록 관리, 병렬 처리, 가상화 및 전력 소비와 같은 모든 요소가 결합되어 글로벌 클록이 없는 환경에서의 보안은 매우 미묘한 균형을 요구합니다. 비동기 설계는 특정 타이밍 기반 공격을 완화하고 정교한 전력 절감 전략을 가능하게 하지만, 하드웨어 동작 모니터링, 감사 및 검증에 새로운 과제를 제시하기도 하므로 핵심은 통합에 있습니다. 견고한 관측 가능성 및 격리 메커니즘 실리콘 자체부터 최고 수준의 소프트웨어에 이르기까지.